Комплект ориентирован на разработку устройств, работающих под ОС Linux, обеспечивающих поддержку протоколов сетевого резервирования HSR и синхронизации времени PTP .
Аппаратная часть комплекта состоит из платы разработчика “Cyclone V SX development board” от Altera, оснащенная процессором Cortex A9 и ПЛИС на основе программируемой пользователем вентильной матрицы (FPGA), а также переферийной платы от Terasic c SFP-разъёмами.
Аппаратная архитектура платы разработчика позволяет решать наиболее критичные ко времени выполения низкоуровневые задачи на ПЛИС.
При рассмотрении протоколов HSR и PTP к подобным задачам относятся:
- Передача кадров по HSR-кольцу;
- Извлечение меток времени и их проставление для пакетов PTP.
Высокоуровневые задачи, к которым относятся:
- Запуск ОС;
- Реализация протокола обнаружения неполадок “HSR Supervision”;
- Реализация стека протокола PTP;
- Алгоритм выбора лучшего источника времени “Best Master Clock”;
решаются на центральном процессоре.
В качестве программной части предлагается использовать проверенные на совместимость с комплектом продукты компании Flexibilis.
Источник: Flexibilis.com